Jorge Iglesias Costas
Jorge Iglesias obtuvo el Grado en Ingeniería Electrónica con Mención en Robótica en La Salle Campus Barcelona - Universitat Ramon Llull (España) en 2024. Posteriormente, cursó el Máster en Microelectronic Design en la Universitat Politècnica de Catalunya - ETSETB (2024–2026), centrado en diseño de System-On-Chip y nanoelectrónica digital.
Es profesor de Cálculo y tutor de Ingeniería Electrónica en La Salle Campus Barcelona desde 2024, habiendo sido ayudante de docencia entre 2022 y 2024 en asignaturas como Electrónica Analógica, Electrónica para Biomedicina, Análisis de Señales, Tecnologías de Radiofrecuencia y Laboratorio de Medidas Electrónicas.
Su investigación incluye trabajo como Ingeniero de Investigación en el Barcelona Supercomputing Center desde 2026, implementando procesadores RISC-V mediante flujos EDA open-source y realizando diseño RTL, síntesis y análisis físico de sistemas semiconductores. Previamente, fue investigador en prácticas en el Centro Tecnológico de Telecomunicaciones de Cataluña (CTTC) entre 2023 y 2024, diseñando un receptor SDR multibanda con RFSoC4x2 presentado en NAVITEC ESA Workshop 2024. Destacan sus proyectos sobre redes neuronales basadas en memristores y soluciones de chip para computación sostenible, en colaboración con Esade, UPC, IED, CERN y European XFEL.
CV — Jorge Iglesias Costas
Ingeniero de Diseño Electrónico
La Salle Campus Barcelona – Universitat Ramon Llull
Formación académica
• Máster en Diseño Microelectrónico, Universitat Politècnica de Catalunya - ETSETB (España), 2024–2026.
• Grado en Ingeniería Electrónica, La Salle Campus Barcelona - Universitat Ramon Llull (España), 2020–2024.
Actividad docente
• Profesor de cálculo y tutor de ingeniería electrónica, La Salle Campus Barcelona – Universitat Ramon Llull, 2024–Presente.
• Asistente de profesor, La Salle Campus Barcelona – Universitat Ramon Llull, 2022–2024.
Actividad investigadora y de transferencia
• Ingeniero de Investigación, Barcelona Supercomputing Center, 2026–Presente; implementación de procesadores RISC-V, diseño RTL y síntesis física.
• Investigador en prácticas, CTTC, 2023–2024; diseño de receptor SDR multibanda con RFSoC4x2.
Información adicional
• Idiomas: Español y Catalán (nativos), Inglés (avanzado).
• Competencias: Diseño digital y nanoelectrónica, FPGA/ASIC/SoC/RISC-V, VHDL, Verilog, SystemVerilog, SystemC, RF, instrumentación electrónica.
• LinkedIn: www.linkedin.com/in/jorge-iglesias-costas-b8a4b1295