Andrés Cardona Cardona

Correo electrónico
Edificio
IOTICAT
Dirección
C. Quatre Camins 30, 08022, Barcelona
Planta
IOT
Formación académica
- Doctorado en Ingeniería Electrónica y de Telecomunicación, Universitat Autònoma de Barcelona (2016).
- Máster en Ingeniería de Micro y Nano Electrónica (especialidad en sistemas electrónicos integrados), Universitat Autònoma de Barcelona (2009).
Ingeniería Electrónica, Universidad de Antioquia, Medellín (Colombia) (2007).
Actividad docente
- Becario PIF en la Universitat Autònoma de Barcelona (2007–2012), impartiendo docencia en asignaturas de sistemas digitales y laboratorios de programación, dentro del ámbito de la ingeniería electrónica y los sistemas embebidos.
- Profesor externo en La Salle – Universitat Ramon Llull desde 2022, impartiendo docencia en el ámbito de la electrónica digital (Circuitos Integrados Programables).
Actividad investigadora y de transferencia
- Su investigación se centra en el diseño de sistemas digitales basados en FPGA, la reconfiguración parcial dinámica, las arquitecturas tolerantes a fallos, la seguridad hardware y la implementación de algoritmos criptográficos en hardware para sistemas embebidos y aplicaciones críticas.
- Investigador en el grupo Integrated Systems and Circuits Design (DCSI) de la Universitat Autònoma de Barcelona, participando en proyectos de investigación financiados a nivel estatal, así como en el proyecto europeo TOISE (Trusted Computing for European Embedded Systems) en el Instituto de Microelectrónica de Barcelona (IMB-CNM, CSIC).
- En el ámbito industrial, ha trabajado como ingeniero de diseño digital y FPGA en entornos de I+D, participando en el desarrollo de sistemas electrónicos de alto rendimiento y tiempo real. Ha contribuido al desarrollo de firmware FPGA para el sistema de control de diagnósticos magnéticos del reactor de fusión nuclear ITER y al diseño de sistemas FPGA para adquisición y procesamiento de datos a alta velocidad.
- Actualmente es Senior Hardware Design Engineer en Ponos Technology, donde desarrolla e integra bloques criptográficos en SystemVerilog sobre plataformas FPGA de alto rendimiento.
Reconocimientos
- Beca PIF (Personal Investigador en Formación) – Universitat Autònoma de Barcelona (2007).