Andrés Cardona Cardona

Andrés Cardona és Doctor en Enginyeria Electrònica i de Telecomunicació per la Universitat Autònoma de Barcelona (2016), on també va obtenir el Màster en Micro i Nano Electrònica (2009). És Enginyer Electrònic per la Universidad de Antioquia (2007), amb el títol homologat a Espanya.
La seva recerca es centra en la reconfiguració parcial dinàmica en FPGAs, les arquitectures tolerants a fallades, la seguretat del hardware i la criptografia aplicada a sistemes encastats crítics. És autor de 11 publicacions científiques en revistes i congressos internacionals de referència en sistemes reconfigurables, fiabilitat i seguretat del hardware.
Compta amb més de deu anys d¿experiència com a enginyer de disseny digital i FPGA en entorns de R+D industrial. Actualment treballa com a Senior Hardware Design Engineer a Ponos Technology, on desenvolupa i integra blocs criptogràfics en SystemVerilog sobre plataformes FPGA d¿alt rendiment. Prèviament, va participar en el desenvolupament del firmware FPGA del reactor de fusió nuclear ITER a GTD, així com en projectes de R+D a Keysight Technologies i Recore Systems/Tesorion.