Andrés Cardona Cardona

Andrés Cardona Cardona
Edifici
IOTICAT
Adreça
C. Quatre Camins 30, 08022, Barcelona
Planta
IOT

Formació acadèmica

  • Doctorat en Enginyeria Electrònica i de Telecomunicació, Universitat Autònoma de Barcelona (2016).
  • Màster en Enginyeria de Micro i Nano Electrònica (especialitat en sistemes electrònics integrats), Universitat Autònoma de Barcelona (2009).
  • Enginyeria Electrònica, Universidad de Antioquia, Medellín (Colòmbia) (2007).

Activitat docent

  • Becari PIF a la Universitat Autònoma de Barcelona (2007–2012), impartint docència en assignatures de sistemes digitals i laboratoris de programació, dins l’àmbit de l’enginyeria electrònica i els sistemes embeguts.
  • Professor extern a La Salle – Universitat Ramon Llull des del 2022, impartint docència en l’àmbit de l’electrònica digital (Circuits Integrats Programables)

Activitat investigadora i de transferència

  • La seva recerca es centra en el disseny de sistemes digitals basats en FPGA, la reconfiguració parcial dinàmica, les arquitectures tolerants a fallades, la seguretat hardware i la implementació d’algoritmes criptogràfics en hardware per a sistemes embeguts i aplicacions crítiques.
  • Investigador al grup Integrated Systems and Circuits Design (DCSI) de la Universitat Autònoma de Barcelona, participant en projectes de recerca finançats a nivell estatal, així com al projecte europeu TOISE (Trusted Computing for European Embedded Systems) al Institut de Microelectrònica de Barcelona (IMB-CNM, CSIC).
  • En l’àmbit industrial, ha treballat com a enginyer de disseny digital i FPGA en entorns d’R+D, participant en el desenvolupament de sistemes electrònics d’alt rendiment i temps real. Ha contribuït al desenvolupament de firmware FPGA per al sistema de control de diagnòstics magnètics del reactor de fusió nuclear ITER i al disseny de sistemes FPGA per a adquisició i processament de dades a alta velocitat.
  • Actualment és Senior Hardware Design Engineer a Ponos Technology, on desenvolupa i integra blocs criptogràfics en SystemVerilog sobre plataformes FPGA d’alt rendiment.
Reconeixements

  • Beca PIF (Personal Investigador en Formació) – Universitat Autònoma de Barcelona (2007).